吕伟锋 教授

吕伟锋，博士，教授，博士生导师，浙江大学电路与系统专业博士，美国德州大学奥斯汀分校访问学者，中国电子学会会员。主要从事纳米CMOS电路及CAD、新型集成纳米器件，超低功耗器件与电路，面向DFM的统计设计方法等方面的研究。作为负责人主持国家自然科学基金面上项目2项、浙江省自然科学基金一般项目2项，浙江省教育厅项目1项。作为科研骨干参与国家自然科学基金和浙江省自然科学基金多项，具有较丰富的教学科研经历和学术背景。近年来在国内外期刊和国际会议上发表论文约50篇，其中被SCI收录40余篇，EI收录20余篇，获得浙江省高等学校科研成果奖1项。主编教材2部，合著出版教材5部。被邀请担任国际上20多个SCI、EI收录期刊审稿人。

1997年9月-2001年6月，浙江大学，本科

2001年9月-2004年3月，浙江大学，硕士

2006年9月-2011年12月，浙江大学，博士

2013年9月-2014年2月，美国德州大学奥斯汀分校，访问学者

2004年-至今，raybet下赌注 电子信息学院（集成电路科学与工程学院），历任助教（2004.3-2006.8），讲师（2006.9-2016.12），副教授（2017.1-2024.12），教授（2025.1-至今）。

集成电路与系统及CAD，新型纳米器件与电路，超低功耗器件和电路，新型存储器及存算一体器件等

主讲本科生和留学生的电路与电子线路1及电路与电子线路实验1.为研究生开设现代电路设计与分析课程。每年担任本科生毕业设计指导教师。

[1] Yu T, Lü W*, Zhao Z, et al. Negative drain-induced barrier lowering and negative differential resistance effects in negative-capacitance transistors[J]. Microelectronics Journal, 2021, 108: 104981. (SCI、EI收录). 

[2] Zhao Z, Yu T, Si P, Zhang K, Lü W*. Superior performance of a negative- capacitance double-gate junctionless field-effect transistor with additional source-drain doping[J]. Informacije MIDEM, 2020, 50(3): 169-178. (SCI收录).

 [3] Zhang K, Lü W*, Si P, et al. Suppression of Timing Variations due to Random Dopant Fluctuation by Back-gate Bias in a Nanometer CMOS Inverter[J]. Recent Advances in Electrical & Electronic Engineering, 2021, 14(3): 339-346. (EI收录).

 [4] Liu B, Chen X, Xie Z, Guo M, Zhao M, Lü W*. Reduction of Random Dopant Fluctuation-induced Variation in Junctionless FinFETs via Negative Capacitance Effect[J]. Informacije MIDEM, 2021, 51(4): 253-259. (SCI收录).[5] Guo M, Lü W*, Zhao M, et al. Effect of the Single-and Dual-k Spacers on a Negative-capacitance Fin Field-effect Transistor[J]. Silicon, 2022, 14(16): 10827- 10835. (SCI、EI收录).

[6]Xie Z, Lü W*, Guo M, et al. LoGHeD: an effective approach for negative differential resistance effect suppression in negative-capacitance transistors[J]. Semiconductor Science and Technology, 2022, 37(3): 035001.  (SCI、EI收录).

[7] Lü W*, Chen X, Liu B, et al. Comprehensive performance enhancement of a negative-capacitance nanosheet field-effect transistor with a steep sub-threshold swing at the sub-5-nm node[J]. Microelectronics Journal, 2022, 120: 105363. (SCI、EI收录).

[8] Zhao M, Lü W*, Xie Z, et al. Effects of Trapezoidal Fin Shape on Performance of Negative-capacitance FinFETs[J]. Journal of Semiconductor Technology and Science, 2022, 22(5): 283-290. (SCI、EI收录).

[9] Guo M, Lü W, Xie Z, et al. Effects of Symmetric and Asymmetric Double- Layer Spacers on a Negative-Capacitance Nanosheet Field-Effect Transistor[J]. Journal of Nanoelectronics and Optoelectronics, 2022, 17(6): 873-882. (SCI收录).

[10] Han Y, Lü W*, Wei W, et al. Optimization of negative capacitance junctionless gate-all-around field-effect transistor using asymmetric non-local lateral Gaussian doping[J]. Microelectronics Journal, 2023, 135: 105760. (SCI、EI收录).

[11] Lü W*, Zhang C, Chen D, et al. Comparative study on random interface traps-induced reliability of NC-FinFETs and FinFETs[J]. Silicon, 2023, 15(10): 4481-4488. (SCI、EI收录).

[12] Lü W*, Chen D, Zhang C, et al. Random ferroelectric and dielectric phase distribution-induced device variation of negative capacitance field-effect transistors [J]. Results in Physics, 2023, 47: 106388. (SCI收录).

[13] Wei W, Lü W*, Han Y, et al. Design optimization of a silicon-germanium heterojunction negative capacitance gate-all-around tunneling field effect transistor based on a simulation study[J]. Chinese Physics B, 2023, 32(9): 097301. (SCI收录).

[14]Wei W, Lü W*, Han Y, et al. A novel recessed-source negative capacitance gate-all-around tunneling field effect transistor for low-power applications[J]. Microelectronics Journal, 2024, 145: 106126. (SCI、EI收录).

[15] Huo H, Lü W*, Zheng X, et al. Analysis and mitigation of negative differential re-sistance effects with hetero-gate dielectric layer in negative-capacitance      field-effect transistors[J]. Informacije MIDEM, 2024, 54(1): 65-73. (SCI收录).

[16] Huo H, Lü W*, Wang Y, et al. Effects of random ferroelectric and dielectric phase distributions on junctionless ferroelectric field effect transistors[J]. Micro and Nanostructures, 2024: 207997.

[17]Lyu W*, Han Y, Zhang C, et al. Estimation of Drain-Induced Barrier Lowering Variation Due to Random Dopant Fluctuation Effect in Nanometer MOSFETs by Gamma Distribution[C]//CECNet. 2023: 215-223. (EI收录).

主编电路分析实验两部，参与电路分析等五部:

[1]吕伟锋，卢振洲，林弥. 《电路分析基础实验》，西安电子科技大学出版社，2023.

[2]吕伟锋，董晓聪. 《电路分析实验》，科学出版社，2010. 

[3]顾梅园，杜铁钧，吕伟锋.《电路分析》，电子工业出版社，2017.

[4]顾梅园，杜铁钧，吕伟锋.《电路理论指导与仿真分析》，西安电子科技大学出版社，2022.

[5]王宛苹，胡建萍，马金龙，吕幼华，胡晓萍，吕伟锋.《电路分析学习指导》，国防工业出版社，2008.

[6]胡建萍，马金龙，王宛苹，吕幼华，胡晓萍，吕伟锋. 《电路分析》，科学出版社，2006.

[7]张钰，吕伟锋，董晓聪.《信号与系统实验》，科学出版社，2010.

授权发明专利4项如下，公开发明专利多项。

一种补偿负电容晶体管内部栅电势损失的方法，2023.2.24.

一种估计金属栅晶粒随机取向引起FinFET阈值统计分布的方法，2022.11.25.

一种负电容场效应晶体管中抑制随机掺杂效应的建模方法，2021.9.7.

一种金属栅功函数变化导致栅电容统计分布的估计方法，2021.5.14

曾获得浙江省高等学校科研成果奖一项。